Motivation
In den letzten Jahren hat sich im Bereich der quelloffenen Hardware die RISC-V-Architektur durchgesetzt. Um Software für diese Hardware zu entwickeln, ohne auf die Fertigung der Chips warten zu müssen, können virtuelle Prototypen genutzt werden, welche die Hardware auf dem Rechner komplett in Software simulieren. An diesem Punkt setzt das laufende Vorhaben EXCL (FKZ:01IW23005) des Deutschen Forschungszentrums für Künstliche Intelligenz an.
Ziele und Vorgehen
Im Vorhaben EXCLplus soll nun die in EXCL in der Entwicklung befindliche Verifikationsplattform um Fragestellungen der IT-Sicherheit und der Nutzerfreundlichkeit erweitert werden. Dazu soll die Verifikationsplattform um sogenannte hardwarebasierte Sicherheitsmechanismen erweitert werden. Bei diesen Sicherheitsmechanismen handelt es sich um spezielle Chips oder Teile von Computerchips, die nur für die Verschlüsselung von Informationen zuständig sind. Dadurch können Angriffe, die softwareseitig durch Anti-Malware etc. nicht erkennbar sind, besser unterbunden werden. Weiterhin soll die Methodik der Verifikationsplattform so erweitert werden, dass mehrere Konfigurationen synchron simuliert werden können. Damit sollen Forschungsfragen zwischen Hardware-Software-Codesign und dessen Einfluss auf die Erklärbarkeit von KI-Systemen greifbar werden.
Innovationen und Perspektiven
Die Entwicklung cyber-physischer Systeme wird auch weiterhin eine Schlüsselstellung im Hinblick auf das Internet der Dinge als Grundlage für Industrie 4.0, Smart Home und Smart Services einnehmen. Für diese Systems-on-Chip ist RISC-V eine ideale Basistechnologie, da sich hiermit leicht Prozessorkern und Peripherie für das gewünschte Einsatzszenario konfigurieren lassen. Aus diesem Grund haben die Ergebnisse des hier vorgeschlagenen Projektes ein großes Potential, um auf Jahre hinaus anschlussfähig sein.